晶圓代工廠聯電 (2303-TW) 今(31)日宣布，已與合作夥伴華邦電 (2344-TW)、智原(3035-TW)、日月光(3711-TW) 與 Cadence 成立晶圓對晶圓(wafer-to-wafer, W2W) 3D IC 專案，協助客戶加速 3D 封裝產品生產，預計 2024 年完成系統級驗證後就位。

聯電指出，此項合作案是利用矽堆疊技術，整合記憶體及處理器，提供一站式的堆疊封裝平台，以因應 AI 從雲端運算延伸到邊緣運算趨勢下，對元件層面高效運算不斷增加的需求。

聯電攜手合作夥伴推動的 W2W 3D IC 專案，目標為邊緣運算 AI 應用於家用、工業物聯網、安全和智慧基礎設施等，對中高階運算力、可客製記憶體模組、及較低功耗需求提供解決方案。

該平台將解決各種異質整合挑戰，包括邏輯和記憶體晶圓廠晶圓疊層規則的一致性、垂直晶圓整合的有效設計流程、及經過驗證的封裝和測試路徑。

其中，聯電將負責 CMOS 晶圓製造和晶圓對晶圓混合封裝技術；華邦電導入客製化超高頻寬元件 (Customized Ultra-Bandwidth Elements, CUBE) 架構，用於強大的邊緣運算 AI 設備，實現在各種平台和介面上的無縫部署。

智原提供全面的 3D 先進封裝一站式服務，及記憶體 IP 和 ASIC 小晶片設計服務；日月光提供晶圓切割、封裝和測試服務；Cadence 則負責晶圓對晶圓設計流程，提取矽穿孔 (TSV) 特性和簽核認證。